# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP410012887A

DOCUMENT-IDENTIFIER:

JP 10012887 A

TITLE:

TRANSISTOR DEVICE AND MANUFACTURE

THEREOF

PUBN-DATE:

January 16, 1998

INVENTOR - INFORMATION:

NAME

KOU, RISHIYOU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP08165413

APPL-DATE:

June 26, 1996

INT-CL (IPC): H01L029/786, H01L029/78

#### ABSTRACT:

PROBLEM TO BE SOLVED: To suppress the substrate floating effect and short

channel effect with holding the advantages of the SOIMOSFET to obtain a

transistor device operable at a low source voltage by forming a substrate,

insulator layer and first conductivity type impurity layer for forming a

channel at a region adjacent to the insulator layer.

SOLUTION: A positive voltage applied to a lower gate 1 is set so as to form

an inversion layer in a lower part of a p-type region 4, and if the voltage of

a signal input to an upper gate 6 is a threshold voltage Vth, the transition of

forming and fading of the layer 7 occurs. When a higher voltage than Vth is applied to the gate 6, the layer 7 is formed in the lower part of the region 4 to make the transistor switch on. When a lower voltage is applied, the transistor does not switch on. Thus, second conductivity type carriers flow and exit fast to avoid causing the substrate floating effect and the substrate impurity concn. is increased enough to suppress the short channel effect, allowing the threshold to be set independently.

COPYRIGHT: (C) 1998, JPO

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平10-12887

(43)公開日 平成10年(1998)1月16日

(51) Int.CL. <sup>6</sup>		識別記号	庁内整理番号	ΡI		技術表示箇所			
H01L	29/786			H01L 2	9/78	617H	Σ.		
	29/78					3010	}		
						3012	K		
						6171	4		
						617M			
				審查前次	え 有	請求項の数18	OL	(全 21 頁)	
(21)出願番号		特顯平8-165413		(71)出顧人	1人 000004237 日本電気株式会社				
(22)出顧日 平成8年(1996)6月26日 男					東京都	東京都港区芝五丁目7番1号			

**果尽都港区之土】日(番1号** 

(72)発明者 黄 俐昭

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 ▲柳▼川 信


#### (54) 【発明の名称】 トランジスタ素子及びその製造方法

#### (57)【要約】

【課題】 SOIMOSFETにおける短チャネル効果 や基板浮遊効果を抑制する。

【解決手段】 絶縁体上の半導体層において、ソース・ ドレイン領域5、p型領域4及びソース・ドレイン領域 5を、この順に横方向に設ける。p型領域4の垂直上方 に、より不純物濃度の高い半導体層により形成される上 部ゲート電極6を設ける。酸化膜2の下部には、下部ゲ ート1を設ける。

【効果】 通常のMOSFETと異なり、ゲート酸化膜 を介さずに、上部ゲート電極を直接第2導電型領域に接 触させることにより、薄いゲート酸化膜を形成しなくと もゲートーチャネル間容量が増加し、ゲートによるチャ ネルの制御性が増す。また、しきい値電圧が下部ゲート 電極により制御され、短チャネル効果の抑制を目的とし た基板不純物の高濃度化と、しきい値の設定とが独立に 行える。



#### 【特許請求の範囲】

【請求項1】 基板と、絶縁体層と、前記絶縁体層によって前記基板と絶縁され該絶縁体層に接した領域にチャネルが形成される第1導電型不純物層とを含むことを特徴とするトランジスタ素子。

【請求項2】 前記第1 導電型不純物層中の前記絶縁体層に接した領域と相対する領域に接して設けられ該第1 導電型不純物層の不純物濃度よりも高い不純物濃度を有する第1 導電型不純物高濃度層を更に含むことを特徴とする請求項1 記載のトランジスタ素子。

【請求項3】 前記絶縁体層に接して設けられ前記第1 導電型不純物層を挟んで設けられた第1及び第2の第2 導電型不純物高濃度層を更に含み、前記第1導電型不純 物高濃度層をゲート電極としたことを特徴とする請求項 2記載のトランジスタ素子。

【請求項4】 前記絶縁体層に接しかつ前記第1導電型 不純物層と共に該絶縁体層を挟む位置に設けられた下部 電極を更に含むことを特徴とする請求項3記載のトラン ジスタ素子。

【請求項5】 前記第2導電型がn型である場合には前 20 記下部電極に正電位を印加し、前記第2導電型がp型である場合には前記下部電極に負電位を印加すし、更に前記ゲート電極に入力信号を印加し、前記第1及び第2の第2導電型不純物高濃度層の少なくとも一方から出力信号を導出することを特徴とする請求項3又は4記載のトランジスタ素子。

【請求項6】 前記ゲート電極の少なくとも一部が金属 により構成されることを特徴とする請求項3又は4記載 のトランジスタ素子。

【請求項7】 前記絶縁体層の第1導電型不純物層に接 30 している領域に、前記第2導電型がn型である場合には 前記下部電極に正電位を印加し、前記第2導電型がp型 である場合には前記下部電極に負電位を導入することを 特徴とする請求項3記載のトランジスタ素子。

【請求項8】 前記絶縁体層中に強誘電材料を設け、その界面に分極電荷を生じさせたことを特徴とする請求項3又は4記載のトランジスタ素子。

【請求項9】 前記第1導電型不純物層のうち前記絶縁 体層に接した領域が、該活性層の他の領域よりもバンド ギャップの狭い材料により構成されてなることを特徴と 40 する請求項3又は4記載のトランジスク素子。

【請求項10】 前記ゲート電極が前記第1導電型不純物層の材料よりもバンドギャップの広い材料により構成されてなることを特徴とする請求項3又は4記載のトランジスタ素子。

【請求項11】 前記第1導電型不純物層に代えて真性 領域層を含むことを特徴とする請求項1~3のいずれか に記載のトランジスタ素子。

【請求項12】 前記真性領域層のうち前記ゲート電極 に接した領域が、第2導電型不純物高濃度層によって形 50

2 成されてなることを特徴とする請求項11記載のトラン ジスタ素子。

【請求項13】 前記第1導電型不純物層の幅をチャネル幅よりも大とし、かつ該第1導電型不純物層の両端外側に該第1導電型不純物層よりも第1導電型不純物の濃度の高い領域を設けたことを特徴とする請求項3及び4並びに11及び12のいずれかに記載のトランジスタ素子。

【請求項14】 前記第1導電型不純物層と共に前記絶 縁体層を挟んだ位置に設けられ前記絶縁体層のうち前記 ゲート電極に接触する領域と対向する領域における前記 第1導電型不純物層からの距離よりも他の領域における 前記第1導電型不純物層からの距離の方が大である半導 体層を前記下部電極内に含むことを特徴とする請求項4 記載のトランジスタ素子。

【請求項15】 絶縁体層上の半導体層上にマスクパターンを設けるステップと、この設けたパターンをマスクに前記半導体層をエッチングして薄膜化するステップと、この薄膜化された領域に第2導電型不純物層を設けるステップと、前記パターンによりマスクされた領域に第1導電型不純物層を設けるステップと、前記第1及び第2導電型不純物層に配線端子を接続するステップとを含むことを特徴とするトランジスタ素子製造方法。

【請求項16】 前記絶縁体上の一部に、ダミーパターンを形成するステップと、この形成されたダミーパターンをマスクとして該ダミーパターンに覆われていない領域に第1導電型不純物高濃度拡散層を設けるステップと、前記ダミーパターンを覆うように絶縁膜を堆積するステップと、前記ダミーパターン上部の絶縁膜に開口部を設けて該開口部からのエッチングにより該ダミーパターンを除去するステップと、このダミーパターンが除去されることにより形成されたスリット内に不純物を含む半導体を設けるステップとを含むことを特徴とするトランジスタ素子製造方法。

【請求項17】 前記スリット内に前記不純物を含む半導体を設けるステップの代わりに、該スリット内に金属を設けるステップを含むことを特徴とする請求項16記載のトランジスク素子製造方法。

【請求項18】 半導体基板上に絶縁体を設けるステップと、この設けた絶縁体上に半導体層を設けるステップと、この半導体層上に凸部を設けるステップと、前記半導体基板の前記凸部の下部領域にイオンが到達するようにイオン注入するステップとを含むことを特徴とするトランジスク素子製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はトランジスタ素子及びその製造方法に関し、特にSOI(Silicon On Insulator)基板上に形成する高集積、低消費電力LSI(Large Scale Inte

grated Circuit)に用いられるトランジ スタ素子及びその製造方法に関する。

[0002]

【従来の技術】一般的な構造の部分空乏化型SOIMO S(Metal Oxide Semiconduct or) FET (Field Effect Trans istor)の断面が図39に示されている。同図に示 されているように、シリコン基板101上に埋込み酸化 膜102を介してSOI層103があり、SOI層10 3上にはゲート酸化膜104、ゲート電極106が形成 10 され、ゲート電極の両側のSOI層103にはソース・ ドレイン領域105が形成される。ゲート電極106の 下部のSOI層103は1017 [cm-3]~1018 [cm-3]程度の第2導電型不純物が導入されたボディ 領域108をなし、ゲート電極に電圧を印加すると、ボ ディ領域108は空乏化しない中性領域107と空乏化 する空乏化領域109との二つの領域に分かれる。ま た、チャネルはボディ領域108のうち、ゲート酸化膜 104側の領域に形成される。

【0003】なお、図中のCCGはゲート―チャネル間の 20 容量であり、CCBはチャネル一基板間の容量である。

【0004】ところで、図40に示されているように、 SOIMOSFETの低電圧下における高速動作を目的 として、SOI層内に入力信号を印加する例が報告され ている。これは、アサデラギらによりアイ・イー・ディ ー・エム・テクニカルダイジェスト (F. Assade raghi, IEDM94, Tech. Dig. p. 8 09) に発表されたものである。このSOIMOSFE Tでは、同図に示されているように、SOI層とゲート 電極とを配線Hで接続することによって、ゲート電極と 30 SOI層内との両方に入力信号を印加するものである。 [0005]

【発明が解決しようとする課題】第1の課題は、SOI MOSFETにおける短チャネル効果である。

【0006】最初に短チャネル効果とゲート酸化膜厚の 関係に関わる課題を述べる。

【0007】電界効果型トランジスタ(FET)を微細 化し、チャネル長が短くなると、短チャネル効果により 特性が劣化する。これはソース・ドレイン領域からの二 次元的な電界の影響により、しきい値電圧が低下し、又 40 しないが、チャネル―基板間の容量CCBの値が増加す はサブスレッショルド電流の急峻性が失われるものであ る。

【0008】これを解決する方法の一つとしてゲート酸 化膜を薄くする方法が挙げられる。すなわち、ゲート酸 化膜を薄くして、ゲートーチャネル間の容量CCGの値を 増すと、ゲート電極―チャネル間の静電気的な容量結合 が増す。その結果ゲート電極によるチャネル領域の制御 性が高まるので、短チャネル効果が改善されるものであ る。しかしゲート酸化膜を薄くする場合、その形成方法

賴性等の品質を確保することも困難になる。

【0009】したがって、トランジスタの微細化のため には、形成方法や品質の確保が困難な薄いゲート酸化膜 を用いずに、ゲート―チャネル間の容量CCGの値を増加 させる手段が要求される。

【0010】次に、短チャネル効果の不純物濃度依存性 に関わる課題を述べる。

【0011】短チャネル効果を抑制する方法として、基 板不純物濃度を上昇させる方法を挙げることができる。 これは以下の原理による。すなわち、不純物濃度が上昇 すると、図41に示されているように、空乏化領域10 9の幅が狭くなり、中性領域107とソース・ドレイン 領域105とが近づく。このため、ソース・ドレイン領 域105からの電界のうち、中性領域107で終端され る成分が増加し、ソース・ドレイン領域105からの二 次元的な電界による特性劣化が抑制されるものである。 【0012】しかし、その一方で基板不純物濃度はしき い値の調整にも用いられる。このため、図41に示され ているように、基板不純物濃度を上昇させるとしきい値 が変動する。すなわち、しきい値の設定(矢印YS)と 短チャネル効果の抑制 (矢印YT) とは互いに依存し、 両立しない。したがって、基板不純物濃度としきい値と を独立して制御することは、従来の電界効果型トランジ スタでは困難である。なお、同図中の矢印YC はチャネ ルの制御を示している。

【0013】また、一般にチャネルの制御性はゲートー チャネル間の容量CCGの値が大きく、チャネル―基板間 の容量CCBの値が小さい場合に良好となる。これについ て、図39を再び参照して説明する。チャネルの電位は 直列に接続された二つの容量、ゲート―チャネル間容量 CCG及びチャネル一基板間容量CCBによる電位分割によ り決まる。ここで容量CCGの値の容量CCBの値に対する 比が大きくなると、チャネルの電位とゲート電極の電位 との差が小さくなる。その結果、チャネル電位のゲート 電位に対する追従性が良くなるため、ゲート電極による チャネルの制御性が改善される。

【0014】通常の電界効果型トランジスタにおいて、 短チャネル効果を抑制するために基板不純物濃度を上昇 させた場合、ゲートーチャネル間の容量CCGの値は変化 る。このため、ゲートのチャネルに対する制御性が劣化 し、Sファクタ(サブスレッショルド電流を一桁変化さ せるのに要するゲート電圧の変化分) が劣化する。した がって、トランジスタの微細化のためには、しきい値や チャネル―基板間の容量に影響を与えずに、不純物濃度 を上昇させる手法が求められる。

【0015】これらの課題は、図39に示されている従 来のトランジスタ素子においても同様である。

【0016】第2の課題は、SOIMOSFETにおけ が困難になることに加え、絶縁性、経時変化に対する信 50 る基板浮遊効果である。これは第一導電型のSOIMO

SFETにおいて、SOI層下部に埋込み酸化膜102 が存在するために、第2導電型キャリアが基板側に、あ るいは基板側から流入できないために発生する異常動作 である。低電圧下で動作する部分空乏化型のSOIMO SFETにおいては、特にバイアス条件が変化した場合 に中性領域の幅が変化し、それに伴い余剰又は不足する 正孔が、それぞれ基板側へ排出又は基板側から供給され ないために生じる過渡的な異常動作や、チャネル幅方向 に入射したα線により、半導体を構成する原子が電離さ れることにより生ずる第2導電型キャアリアが排出され 10 ないために発生する異常動作が問題となる。

【0017】したがって、SOIトランジスタの安定動 作には、正孔の供給及び排出を速やかに行える構造が必 要となる。

【0018】本発明は上述した従来技術の欠点を解決す るためになされたものであり、その目的は寄生容量が小 さいこと、基板バイアス効果が小さいこと等、SOIM OSFETの長所を持ち、かつこの素子の欠点である基 板浮遊効果や、この素子を微細化した場合に問題となる 短チャネル効果を抑制でき、低い電源電圧で動作可能な 20 トランジスタ素子及びその製造方法を提供することであ る。

#### [0019]

【課題を解決するための手段】本発明によるトランジス 夕素子は、基板と、絶縁体層と、前記絶縁体層によって 前記基板と絶縁され該絶縁体層に接した領域にチャネル が形成される第1導電型不純物層とを含むことを特徴と

【0020】本発明によるトランジスタ素子製造方法 は、絶縁体層上の半導体層上にマスクパターンを設ける 30 チングに対するマスクとなる材料のパターンを形成し ステップと、この設けたパターンをマスクに前記半導体 層をエッチングして薄膜化するステップと、この薄膜化 された領域に第2導電型不純物層を設けるステップと、 前記パターンによりマスクされた領域に第1導電型不純 物層を設けるステップと、前記第1及び第2導電型不純 物層に配線端子を接続するステップとを含むことを特徴 とする。

#### [0021]

【発明の実施の形態】本発明の作用は以下の通りであ

【0022】絶縁体層上(後述する図1中の符号2) に、半導体活性層(後述する図1中の符号3)を設け る。この半導体活性層は、第1導電型不純物高濃度拡散 層(後述する図1中の符号5)、不純物低濃度領域(後 述する図1中の符号4)、第1導電型不純物高濃度拡散 層(後述する図1中の符号5)を、この順に横方向に接 続したものとする。そして、不純物低濃度領域の垂直上 方に、第2導電型不純物高濃度領域である半導体層から なる上部ゲート電極(後述する図1中の符号6)を形成 する。絶縁体層の下部には、金属、金属シリサイド等の 50 値は、入力信号における高電圧レベルVHと低電圧レベ

6 導電体、又は半導体よりなる下部ゲート電極(後述する) 図1中の符号1)を形成する。

【0023】第1導電型がn型である場合には下部電極 に正の電位を印加し、上記第1導電型がp型である場合 には下部電極に負の電位を印加する。上部ゲート電極に 入力信号を印加し、第1導電型不純物高濃度拡散層の一 方又はこれに接続される素子から出力信号を得る。

【0024】また、上部ゲート電極の少なくとも一部 を、金属、金属シリサイド等、第2導電型不純物高濃度 半導体とは異なる材料(後述する図5中の符号10)で 形成する。

【0025】さらにまた、半導体層下部の絶縁体層中 に、その第1導電型がn型である場合には正の電荷(後 述する図6中の「+」)を導入し、上記第1導電型がp 型である場合には負の電荷を導入する。あるいは、半導 体層下部の絶縁体中に強誘電体材料(後述する図7中の 強誘電体材料11)を埋込み、その界面に分極電荷を発 生させることにより上記電荷を半導体層の下部に導入す る(図7中の「+」及び「-」)。これにより、下部ゲ ート電極を省略することもできる。

【0026】一方、不純物低濃度領域のうち、その下部 に位置する一部の領域(後述する図11中の真性領域 8)を、不純物低濃度領域中の他の領域よりも、バンド ギャップの狭い材料により形成する。

【0027】また、不純物低濃度領域を素子領域端より も外側に延長し、さらにその外側に該不純物低濃度領域 より第2導電型の不純物濃度が高い領域を設ける(後述 する図29中における半導体層の延長部50)。

【0028】さらにまた、絶縁体上の半導体層上にエッ (後述する図18等における酸化膜36)、このパター ンをマスクにして、半導体層をエッチングにより薄膜化 する。この薄膜化した領域に第1導電型不純物を高濃度 に拡散又はイオン注入することにより第1導電型不純物 高濃度拡散層を設ける。そのパターンによるマスク効果 によりエッチングされなかった領域には、第2導電型不 純物高濃度拡散層を設け、第1及び第2導電型不純物高 濃度拡散層に配線を接続し、第2導電型不純物高濃度拡 散層に接続する配線を入力端子とする。

【0029】以下、本トランジスタの動作原理につい て、nチャネルトランジスタの場合を例に述べる。pチ ャネルトランジスタの場合は以下の極性をすべて逆にし た場合が当てはまる。

【0030】下部ゲートに正の電圧を印加すると、p型 領域の下部に、電子が流れるチャネルとなる反転層が形 成される。ここで、上部ゲート電極に入力される信号の 電圧が、ある電圧レベル(しきい値電圧Vth)である場 合に、反転層の形成と消失の遷移が起きるように、下部 ゲート1に与える電圧を設定する。しきい値電圧Vthの

ルVL との間の値か、あるいは低電圧レベルVL よりも 低い値をとる。

【0031】これにより、上部ゲート電極にしきい値電 圧より高い電圧が印加された場合には、p型領域の下部 に反転層が形成されるためにトランジスタが導通する。 また、上部ゲート電極にしきい値電圧より低い電圧を印 加した場合には反転層が消失するため、トランジスタは 導通しない。従って、上部ゲート電極の入力信号を高電 圧レベルVH と低電圧レベルVL との間で変化させるこ

【0032】ここで、第1の課題に対する作用を述べ

【0033】本発明のトランジスタ素子は、通常の電界 効果型トランジスタ (MOSFET) と異なり、ゲート 酸化膜を介さずに、上部ゲート電極を直接第2導電型領 域に接触させる。MOSFETではゲート電極とチャネ ルとの間にゲート酸化膜が介在するため、ゲート電極に よるチャネル電位の制御性を高めるためには、ゲート酸 化膜を薄くする必要がある。これに対して本構造は上部 20 ゲート電極が空乏層を介してチャネルに隣接しており、 ゲートとチャネルの間に誘電率の低く静電容量が小さい 酸化膜が存在しない。この素子において、通常のMOS FETのゲートーチャネル間容量に相当するのは、中性 領域とチャネルとの間の容量となる(後述する図2中の 容量CCG)。ここで、ゲート電極とチャネルとの間には 誘電率の高い半導体層があるため、ゲート―チャネル間 容量の値が増加し、ゲートによるチャネルの制御性が高 まる。また、ゲートーチャネル間容量の値をより大きく 設定するためには、第2導電型領域の不純物濃度を上昇 30 させるか、第2導電型領域下部の低濃度領域(後述する 図11中の真性領域8)を薄くするだけで良く、薄いゲ ート酸化膜を形成する必要がない。

【0034】また、本発明のトランジスタ素子では、短 チャネル効果の抑制のために上部ゲート電極に隣接する 第2導電型領域の不純物濃度を上昇させると、その内部 の中性領域とチャネルとの間の容量の値が増加する。

【0035】次に、第2の課題に関する作用を述べる。 本発明のトランジスタ素子では、中性領域(p型領域4 の上部に形成される)に上部から第2導電型不純物高濃 40 度拡散層 (p+領域よりなる上部ゲート電極) が接続さ れているか、第2導電型不純物高濃度拡散層自体がSO I 層中の中性領域としての役割を持つ。このため、第2 導電型不純物高濃度拡散層を通して第2導電型キャリア の流入、排出が速やかに行われるため、基板浮遊効果が 発生しない。

【0036】また、上部ゲート電極の上部や側面に抵抗 の低い金属や金属シリサイドを接触させることで、上部 ゲート電極のチャネル幅方向の抵抗を低減できる。金属 層を上部ゲートの上面だけでなく、その側面にも接触さ 50 ・ドレイン領域との間の寄生容量を低減できる。

8 せることにより、上部ゲートを構成する半導体と、金属 層間の接触抵抗を低減できる。

【0037】さらにまた、上部ゲート電極のうち、低濃 度不純物領域に接触する少なくとも一部分を金属で構成 することにより、上部ゲート電極と半導体層との間にシ ョットキー接触が得られるので、上部ゲートから半導体 層に流入するリーク電流を低減できる。

【0038】一方、半導体下部の絶縁層中に電荷を導入 すると(後述する図6参照)、これらの電荷による電界 とにより、スイッチング又は増幅動作を行うことができ 10 が、下部ゲートによる電界と同じ役割をするため、下部 ゲートに印加する電圧を低減することができる。あるい は下部ゲートを省略することができる。

> 【0039】また、半導体下部の絶縁層中に強誘電体よ りなる層を設けることにより(後述する図7参照)、強 誘電体の界面に分極電荷を発生させると、分極電荷から の電界に下部ゲートによる電界と同じ役割を持たせるこ とができる。

> 【0040】さらにまた、バンドギャップの狭い材料を 低濃度領域(後述する図9の符号14)の下部に設ける (後述する図9の符号13)ことにより、チャネルにお けるキャリア濃度を上昇させることができる。狭バンド ギャップ材料であるゲルマニウムは正孔の移動度が大き いので、nチャネルトランジスタに図1の構造、pチャ ネルトランジスタに後述する図9の構造を用いて、CM OS回路のMOSFETを置き換えると、高速な回路動 作が可能になる。

【0041】ここで、下部ゲートの一部を浮遊ゲートと して、下部ゲートから分離し、浮遊ゲートに下部ゲート から酸化膜を通して電荷を注入/排出する。浮遊ゲート に正の電荷を注入すると、図1の構造において下部ゲー トに正の電荷を印加した場合と同じ効果が得られる。そ して、浮遊ゲートの正電荷を排出するか、浮遊ゲートに 負の電荷を注入すると、トランジスタのしきい値が上昇 する。各時点においてLSI中で動作させる必要のない 回路ブロックのしきい値をこの方法により上昇させる と、オフ状態においてトランジスタに流れるリーク電流 を低減できるので、消費電力を低減できる。

【0042】さらにまた、同様に図1の構造における下 部ゲートの電圧や、図7における分極電荷を制御するこ とにより、トランジスタのしきい値を変化させ、同様に オフ状態においてトランジスタに流れるリーク電流を低 減し、消費電力を低減することができる。

【0043】そして、第1導電型のチャネルが形成され る部分を第2導電型不純物濃度、あるいは、その付近の 不純物濃度を、第2導電型の他の領域や上部ゲート電極 を構成する第2導電型高濃度不純物拡散層よりも低くす るか、この部分を真性領域により構成すると(後述する 図4、図11参照)、チャネル領域の不純物散乱が減る ので電流値が増加すると共に、第2導電型領域とソース

【0044】また、本発明では第2導電型高濃度不純物 拡散層と第1導電型高濃度不純物拡散層を、横方向(例 えば、図1)あるいは縦方向(例えば、図5)に分離す るので、これらが接触することによってバンド間トンネ ルによりリーク電流が発生することを防ぐことができ る。上部ゲート電極とソース・ドレイン領域とを、横方 向(例えば、図1)あるいは縦方向(例えば、図5)に 分離するので、上部ゲート電極とソース・ドレイン領域 との間の容量(寄生容量となるフリンジ容量)を低減す ることができる。このような寄生容量が減ると、素子を 10 高速に動作させることができる。

【0045】本発明のトランジスタはシリコン材料に適 用できるため、従来のシリコンLSIの製造装置、製造 プロセスを用いて、製造することができる。

【0046】また、上部ゲート電極を通常のMOSFE Tにおけるゲート電極とみなして、回路中のMOSFE Tを本発明のトランジスタにより置換えることにより、 MOSFETにより構成される通常の回路、たとえばC MOS回路を、本発明のトランジスタにより構成でき

【0047】さらにまた、低不純物濃度領域を素子領域 端よりも外側に延長し、さらにその外側に該低不純物濃 度領域より第2導電型の不純物濃度が高い領域を設ける (図29における延長部50)。これにより、オフ状態 において下部ゲートによって素子領域端(チャネル幅方 向のチャネルの端) が反転され、リーク電流が流れるこ とを防ぐことができる。第2導電型の不純物濃度が高い 領域では反転層が形成されにくいため、この領域を素子 領域端に設けることにより、OFF状態においても反転 もしくは弱反転が起きやすい素子領域端において反転も 30 しくは弱反転によりリーク電流が流れることを抑制でき る。

【0048】そして、第2導電型の不純物濃度が高い領 域をソース・ドレイン領域よりも外側に設けることによ り、第2導電型層とソース・ドレイン領域間の容量が増 すのを抑制すると共に、高不純物濃度の第2導電型層と ソース・ドレイン領域との間にバンド間トンネルによる リーク電流が流れることを抑制することができる。

【0049】また、絶縁体上の半導体層上にエッチング に対するマスクとなる材料のパターンを形成し、該パタ 40 ーンをマスクに半導体層をエッチングにより薄膜化し、 薄膜化した領域に第1導電型不純物を高濃度に拡散又は イオン注入することにより第1導電型不純物高濃度拡散 層を設け、該パターンによるマスク効果によりエッチン グされなかった領域には、第2導電型不純物高濃度拡散 層を設け、第1及び第2導電型不純物高濃度拡散層に配 線を接続し、第2導電型不純物高濃度拡散層に接続する 配線を入力端子とすることにより、凸型の半導体からな る構造を有し、上記の作用を持つトランジスタを製造す ることができる。

10 【0050】次に、本発明の実施例について図面を参照 して説明する。

【0051】図1は本発明によるトランジスタ素子の第 1の実施例の構成を示す断面図である。図において、本 発明の第1の実施例によるトランジスタ素子は、絶縁体 層である埋込み酸化膜2上に、半導体よりなる半導体活 性層3が形成されている。この半導体活性層3は、不純 物低濃度領域であるp型領域4と、このp型領域4を挟 んで両側に設けられ半導体よりなる第1導電型不純物高 濃度拡散層であるソース・ドレイン領域5とを含んで構 成されている。

【0052】さらに、不純物低濃度領域であるp型領域 4の垂直上方には、第2導電型不純物高濃度領域である 半導体層により形成される上部ゲート電極6が形成され ている。そして、絶縁体層である埋込み酸化膜2の下部 には、金属、金属シリサイド等の導電体、又は半導体よ りなる下部ゲート電極1が形成されている。

【0053】ここで、上記の第1導電型がn型である場 合には下部電極に正の電位、上記第1導電型がp型であ る場合には下部電極に負の電位を印加し、上部ゲート電 極に入力信号を印加し、第1導電型不純物高濃度拡散層 の一方又はこれに接続される素子から出力信号を得る。 【0054】このトランジスタ素子は、以下の手順によ って形成することができる。まず、リン(P)を1×1 018 [cm-3] 導入したn型のシリコン基板よりなる 下部ゲート1上に厚さ100「nm」の埋込み酸化膜2 を介して厚さ10[nm]の単結晶シリコンよりなるS O I 層3を設ける。SO I 層3の中央部には、ほう素を 1×1018 [cm<sup>-3</sup>] 導入したp型領域4を幅100 [nm]にわたり設ける。p型領域4の両側には、リン を1×1020 [cm-3] 導入したn+領域よりなるソ ース・ドレイン領域5を設ける。p型領域4の中央部に は80 [nm] にわたり、p型領域4の上部に接するよ うに、高さ200 [nm] のp+領域よりなる上部ゲー ト電極6を設ける。

【0055】下部ゲート1には正の電圧を印加すること により、p型領域4の下部に反転層7が形成される。こ こで、上部ゲート電極6に入力される信号の電圧が、高 電圧レベル(VII)と低電圧レベル(VL)との間のあ る電圧、すなわちしきい値電圧 (Vth)である場合に、 反転層の形成/消失が行われるように、下部ゲート1に 与える電圧を設定する。これにより、上部ゲート電極6 にしきい値電圧より高い電圧が印加された場合には、p 型領域4の下部に反転層が形成されるためにトランジス タが導通する。また上部ゲート電極6にしきい値電圧よ り低い電圧を印加した場合には反転層が消失するため、 トランジスタには電流が導通しない。従って、上部ゲー ト電極の入力信号を高電圧レベル(VH)と低電圧レベ ル(VL)との間で変化させることにより、スイッチン 50 グ又は増幅動作を行うことができる。高電圧レベルVH

、低電圧レベルVL 及び下部ゲートの印加電圧は、そ れぞれ例えば、0.8[V]、0.0[V]、15 「V ] とする。

【0056】すなわち本実施例では、通常の電界効果型 トランジスタ(MOSFET)と異なり、ゲート酸化膜 を介さずに、上部ゲート電極を直接第2導電型領域に接 触させる。これにより薄いゲート酸化膜を形成しなくと もゲートーチャネル間容量CCGが増加し、ゲートによる チャネルの制御性が増すのである。

【0057】また、本実施例では、短チャネル効果の抑 10 制のために上部ゲート電極に隣接する第2導電型領域の 不純物濃度を上昇させると、その内部の中性領域とチャ ネル間の容量が増加する。このため、短チャネル効果の 抑制のために基板不純物濃度を上昇させると、通常の電 界効果型トランジスタとは逆に、ゲートーチャネル間容 量CCGの値が増加し、ゲート電極によるチャネル領域の 制御性が改善される。

【0058】さらにまた、本実施例では、しきい値電圧 は下部ゲート電極により制御されるため、短チャネル効 果の抑制を目的とした基板不純物の高濃度化と、しきい 20 値の設定とが独立に行えるのである。従って、通常の電 界効果型トランジスタにおいて、しきい値電圧の設定と 短チャネル効果の抑制が、互いに悪影響を及ぼしあうと いう問題、例えば短チャネル効果を抑制するために基板 不純物濃度を上昇させるとしきい値電圧が高くなりすぎ るという問題、が解決される。

【0059】そして、中性領域(p型領域4の上部に形 成される)に上部から第2導電型不純物高濃度拡散層 (p+領域よりなる上部ゲート電極6)が接続している 中性領域としての役割を持つため、第2導電型不純物高 濃度拡散層を通して第2導電型キャリアの流入、排出が 速やかに行われるため、基板浮遊効果が発生しない。

【0060】ここで、チャネル―下部ゲート間の容量は 不純物濃度に依存しない。図2に示されているように、 中性領域107とチャネルとの間の容量は、通常の電界 効果型トランジスタのゲート―チャネル間容量CCGに相 当し、チャネル―下部ゲート間の容量は通常のトランジ スタのチャネル―基板間CCB容量に相当する。したがっ て、本トランジスタ素子では、短チャネル効果の抑制の 40 ために基板不純物濃度を上昇させると、通常の電界効果 型トランジスタとは逆に、ゲートーチャネル間容量CCG が増加することになり、ゲート電極によるチャネル領域 の制御性が改善されるのである。

【0061】また、本トランジスタ素子では、しきい値 電圧は下部ゲート電極により制御されるため、短チャネ ル効果の抑制を目的とした基板不純物の高濃度化と、し きい値の設定が独立に行える。すなわち、基板不純物濃 度を短チャネル効果の抑制に充分な濃度にまず設定し、 次に必要なしきい値電圧が得られるように下部ゲート電 50 たる領域に、正の電荷「+」を導入するものである。正

極の電位を設定すれば良い。nチャネルトランジスタを 例にとると、しきい値を上げる場合は下部ゲートの電位 を低下させ、しきい値を下げる場合は下部ゲートの電位 を上昇させれば良い。従って、しきい値電圧の設定と短 チャネル効果の抑制が、互いに悪影響を及ぼしあうとい

12

う問題、例えば短チャネル効果を抑制するために基板不 純物濃度を上昇させるとしきい値電圧が高くなりすぎる という問題、が解決される。

【0062】この様子が図3に示されている。同図に示 されているように、しきい値の設定(矢印YS)と短チ ャネル効果の抑制(矢印YT)とが依存せず、独立して 制御することができるのである。なお、同図中の矢印Y Cはチャネルの制御を示している。

【0063】ここで、図1において、p型領域4を不純 物を導入しない真性領域8により置き換えた例が図4に 示されている。また、p型領域4は低濃度、例えば1× 1017 [cm-3] のリンを導入したn-型の領域に置 き換えても良い。また、下部ゲートは金属や、金属シリ サイドにより形成しても良い。

【0064】なお、図1及び図4において、下部ゲート は、ほう素(B)を導入したn型のシリコン基板により 形成しても良い。

【0065】図5は本発明の第2の実施例によるトラン ジスタ素子の構成を示す断面図である。この構造は図1 の構造において、p型領域4をソース・ドレイン領域5 よりも上部に40[nm]延長し、その上部にp型領域 4と同じ幅を持ち、高さが100 [nm] のp+領域よ りなる上部ゲート電極6を設ける。ソース・ドレイン領\* 域上には厚さ50 [ n m ] の酸化膜9を設け、その上部 か、第2導電型不純物高濃度拡散層自体がSOI層中の 30 に上部ゲート電極6を囲むようにタングステン(W)よ りなる厚さ100[nm]の金属層10を設ける。

> 【0066】すなわち、上部ゲート電極6の少なくとも 一部を金属、金属シリサイド等、高濃度第2導電型半導 体とは異なる材料で形成するのである。

> 【0067】ここで金属層の材質はタングステン(W) に限らず他の金属、例えば、モリブデン(Mo)、銅 (Cu)、タンタル (Ta)、アルミニウム (A1)、 チタン (Ti) 等でも良い。また合金や、金属シリサイ ドを用いても良い。

【0068】すなわち本実施例では、上部ゲート電極の 上部や側面に抵抗の低い金属や金属シリサイドを接触さ せているのである。これにより、上部ゲート電極のチャ ネル幅方向の抵抗を低減できるのである。また、金属層 10を上部ゲート電極の上面だけでなく、その側面にも 接触させることにより、上部ゲート電極を構成する半導 体と、金属層間の接触抵抗を低減できるのである。

【0069】図6は本発明の第3の実施例によるトラン ジスタ素子の構成を示す断面図である。これは図1の構 造において、埋込み酸化膜2中のp型領域4の下部に当 の電荷は、例えば埋込み酸化膜中にシリコンをイオン注入し、酸化膜中にE センターと呼ばれる欠陥を導入することで形成する。または、埋込み酸化膜をCVD法等により形成し、同様の欠陥を導入することにより形成する。なお、E センターとは、SiO2中にSiを過剰に導入したことにより発生する酸化膜の欠陥である。Siに酸素と結合できない余剰な結合手が生じるために、正の電荷を帯びるものである。

【0070】正の電荷からの電界により、p型領域4の下部に反転層が形成されるので、この正電荷は、下部ゲ 10ートに正の電圧を印加することと同じ作用を持つ。図6の実施例においては、下部ゲートに正の電圧を印加してもよく、また印加しなくても良い。また、下部ゲートが存在しなくても良い。

【0071】トランジスタがpチャネルの場合には、負の電荷を導入する。これは例えば酸化膜中にアルミニウム(A1)をイオン注入することにより形成する。

【0072】すなわち本実施例では、半導体層下部の絶縁体層中に、第1導電型がn型である場合には正の、第1導電型がp型である場合には負の電荷を導入するので20ある。

【0073】そして、半導体下部の絶縁層中に電荷を導入すると、これらの電荷による電界が、下部ゲートによる電界と同じ役割をするため、下部ゲートに印加する電圧を低減することができる。あるいは下部ゲートを省略することができる。

【0074】図7は本発明の第4の実施例によるトランジスタ素子の構成を示す断面図である。これは図6の構造において、酸化膜中の正電荷を導入するために、埋込み酸化膜の一部を強誘電体材料11に置き換えたものである。ここで強誘電体材料11の厚さは例えば300 [nm]で、その上下にそれぞれ厚さ50 [nm]の酸化膜を形成する。下部ゲートに一度正の電圧を印加すると、強誘電体材料の上部界面に正の分極電荷、下部界面に負の分極電荷が形成され、その後下部ゲートの電位を0[V]に戻すと、分極電荷はそのまま残り、上部界面の正の分極電荷が図6の構造における正電荷と同じ作用をする。

【0075】強誘電体材料には、BaTiO3、SrTiO3、PbTiO3、あるいは他の強誘電体を用いる。

【0076】すなわち本実施例では、半導体層下部の絶縁体中に強誘電体材料を埋込み、その界面に分極電荷を発生させることにより、電荷を半導体層の下部に導入しているのである。これにより、下部ゲート電極を省略することもできるのである。

【0077】また、半導体下部の絶縁層中に強誘電体よりなる層を設けることにより、強誘電体の界面に分極電荷を発生させると、分極電荷からの電界に下部ゲートによる電界と同じ役割を持たせることができる。

14

【0078】図8は本発明の第5の実施例によるトランジスタ素子の構成を示す断面図である。図1の構造における上部ゲート電極6を、p+シリコンの代わりにタングステン(W)により形成し、ショットキー上部ゲート電極12とする。

【0079】ショットキー上部ゲート電極12とp型領域との間は、抵抗が大きいショットキー接触になるので、上部ゲート電極とソース・ドレイン領域間のリーク電流が低減される。

【0080】すなわち本実施例では、上部ゲート電極の うち、低濃度不純物領域に接触する少なくとも一部分を 金属で構成しているのである。これにより、上部ゲート 電極と半導体層間にショットキー接触が得られるので、 上部ゲート電極から半導体層に流入するリーク電流を低 減できるのである。

【0081】図9は本発明の第6の実施例によるトランジスタ素子の構成を示す断面図である。図1の構造を p チャネルトランジスタに適用するため、p型領域4に代えてn型領域14を設け、その下部にn型領域14よりもバンドギャップの狭い材料により形成される狭バンドギャップ領域13を設ける。この場合、下部ゲート1、上部ゲート電極6、ソース・ドレイン領域5はn+型とし、狭バンドギャップ領域13はn型のシリコンとゲルマニウムとの混晶とする。

【0082】狭バンドギャップ領域ではキャリア濃度が高くなるので、反転層が形成されやすくなるので、反転層の形成に必要な下部ゲートとソース電極間の電圧を低減できる。

造において、酸化膜中の正電荷を導入するために、埋込 【0083】すなわち本実施例では、不純物低濃度領域 み酸化膜の一部を強誘電体材料11に置き換えたもので 30 のうち、その下部に位置する一部の領域を、不純物低濃 ある。ここで強誘電体材料11の厚さは例えば300 度領域の他の領域よりも、バンドギャップの狭い材料に [nm]で、その上下にそれぞれ厚さ50[nm]の酸 より形成するのである。

【0084】また、バンドギャップの狭い材料を低濃度 領域の下部に設けることにより、チャネルにおけるキャ リア濃度を上昇させることができる。また、狭バンドギ ャップ材料であるゲルマニウムは正孔の移動度が大きい ので、nチャネルトランジスタに図1の構造、pチャネ ルトランジスタに図9の構造を用いて、CMOS回路の MOSFETを置き換えると、高速な回路動作が可能に 40 なる。

【0085】図10は本発明の第7の実施例によるトランジスタ素子の構成を示す断面図である。第1の実施例(図1)の構造において、下部ゲートを埋込み酸化膜2に囲まれるように形成し、下部ゲートとp型領域4の間に埋込み酸化膜に囲まれた浮遊ゲート15を設ける。浮遊ゲート上部及び下部の酸化膜厚は例えば30[nm]とする。

【0086】浮遊ゲートには下部ゲートから酸化膜を通して電荷を注入/排出する。浮遊ゲートに正の電荷を注 50 入すると、図1の構造において下部ゲートに正の電荷を

印加した場合と同じ効果が得られる。また、浮遊ゲート の正電荷を排出するか、浮遊ゲートに負の電荷を注入す ると、トランジスタのしきい値が上昇する。各時点にお いてLSI中で動作させる必要のない回路ブロックのし きい値をこの方法により上昇させると、オフ状態におい てトランジスタに流れるリーク電流を低減できるので、 消費電力を低減できる。

【0087】また、下部ゲートの一部を浮遊ゲートとし て、下部ゲートから分離し、浮遊ゲートに下部ゲートか 正の電荷を注入すると、図1の構造において下部ゲート に正の電荷を印加した場合と同じ効果が得られる。ま た、浮遊ゲートの正電荷を排出するか、浮遊ゲートに負 の電荷を注入すると、トランジスタのしきい値が上昇す る。各時点においてLSI中で動作させる必要のない回 路ブロックのしきい値をこの方法により上昇させると、 オフ状態においてトランジスタに流れるリーク電流を低 減できるので、消費電力を低減できる。

【0088】図11は本発明の第8の実施例によるトラ ンジスタ素子の構成を示す断面図である。図5の構造に 20 おいて、p型領域4のうち、下部の厚さ10[nm]の 領域を真性領域とする。この真性領域8を薄く形成する だけで、薄いゲート酸化膜を形成せずに、ゲートーチャ ネル間容量の値を増加させ、ゲートによるチャネルの制 御性を高めることができるのである。

【0089】図12は図4のトランジスタ素子におい て、真性領域8の上部にn-型領域14を設けたトラン ジスタ素子の構成を示す断面図である。 図1のトランジ スタ素子において、反転層7における垂直電界は、p型 領域の濃度が低い場合や、ここが真性領域で構成される 30 場合に低くなる。また、このp型領域を、p型と逆の導 電型であるn型領域に置き換えると、垂直電界は更に低 くなる。

【0090】この図12のトランジスタ素子において は、n-型領域14をチャネル領域7の上部に設けて、 チャネル領域7の垂直電界を緩和しているのである。チ ャネル領域7の垂直電界が緩和されると、チャネルにお けるキャリア移動度が増して電流値が増加する。それと 共に、しきい値電圧を設定するために下部ゲート1に印 加すべき電圧を低く抑制することができる。

【0091】図13は、図1のトランジスタ素子におい て、上部ゲート電極6を、ソース・ドレイン領域5及び p型領域4よりも、バンドギャップが広い材料により形 成したワイドギャップ上部ゲート電極16によって置き 換えたトランジスタ素子の構成を示す断面図である。

【0092】図1のトランジスタ素子ではゲート・ソー ス間のリーク電流(漏れ電流)が、上部ゲート電極6の バンドギャップに依存する。バンドギャップが広いほど この漏れ電流が減少する。この図13のトランジスタ素 電流を低下させているのである。

【0093】ここで、ワイドギャップ上部ゲート電極1 6を構成する材料は、ソース・ドレイン領域5及びp型 領域4に対して上記の関係を満たすものであれば良い。 ソース・ドレイン領域5及びp型領域4がシリコンによ って形成される場合、ワイドギャップ上部ゲート電極1 6は、SiC、GaAs、AlGaAs等で構成すれば 良い。

【0094】図14は、本発明のトランジスタ素子の使 ら酸化膜を通して電荷を注入/排出する。浮遊ゲートに 10 用例を示す図である。同図には、MOSFETにより構 成される通常のCMOS (Complementary MOS) インバータにおけるnチャネルMOSFET 及びpチャネルMOSFETを、図1のnチャネルトラ ンジスタ素子及び図1の素子の導電型を逆にしたpチャ ネルトランジスタ素子により、それぞれ置き換えた構成 が示されている。

> 【0095】図14において、入力信号Vinは、nチ ャネルトランジスタ23の上部ゲート電極6及びpチャ ネルトランジスタ24の上部電極6に入力される。 nチ ャネルトランジスタ23及びpチャネルトランジスタ2 4の夫々のドレイン領域22は互いに接続され、ここか ら出力信号Voutを得る。pチャネルトランジスタ2 4のソース領域21は電源に接続され、nチャネルトラ ンジスタ23のソース領域21は接地される。

【0096】このインバータは、通常のCMOS回路に おいて、MOSFETのゲート電極同士が接続される接 点に、図1のトランジスタ素子の上部ゲート電極6を接 続し、ソース・ドレイン領域5のうちの一方をソース領 域21、他方をドレイン領域22として用いたものであ る。このインバータは、通常のCMOSインバータと同 様に、入力信号を反転させる動作を行う。

【0097】ここで、電源電圧VDDは、例えば0.5 [V]とし、nチャネルトランジスタ23の下部ゲート 1に印加する電圧VBG1 を+10 [V]、pチャネルト ランジスタ24の下部ゲート1に印加する電圧VBG2を -10 [V]とする。

【0098】なお以上は、CMOS構成のインバータに おいて、MOSFETを本発明のトランジスタ素子に置 き換える場合について説明したが、NANDゲートやN ORゲート、フリップフロップ等、インバータ以外のC MOS論理ゲート等を本発明のトランジスタ素子に置き 換えても良いことは明らかである。

【0099】また、MOSFETを用いたCMOS構成 以外の構成をとる論理ゲートにおいて、MOSFETを 本発明のトランジスタ素子に置き換えても良い。さら に、論理回路以外の回路に本発明のトランジスタ素子を 用いることもできる。例えば、抵抗負荷の場合には、図 15に示されているように、ソース領域21に電源電圧 VDD、上部ゲート電極6に入力電圧Vg、ドレイン領域 子では、この原理に基づいてゲート・ソース間のリーク 50 22に抵抗負荷R1を接続すれば良い。一方、容量負荷

の場合には、図16に示されているように、ソース領域 21に電源電圧VDD、上部ゲート電極6に入力電圧V g、ドレイン領域22に容量負荷C1を接続すれば良

【0100】以上のように、本トランジスタ素子におい ては、図1の構造における下部ゲートの電圧や、図7に おける分極電荷を制御することにより、トランジスタの しきい値を変化させ、同様にオフ状態においてトランジ スタに流れるリーク電流を低減し、消費電力を低減する ことができるのである。

【0101】また、第1導電型のチャネルが形成される 部分を第2導電型不純物濃度、あるいは、その付近の不 純物濃度を、第2導電型の他の領域や上部ゲート電極を 構成する第2導電型高濃度不純物拡散層よりも低くする か、この部分を真性領域により構成することにより(図 4又は図11参照)、チャネル領域の不純物散乱が減る ので電流値が増加すると共に、第2導電型領域とソース ・ドレイン領域との間の寄生容量を低減できるのであ る。

【0102】さらにまた、第2導電型高濃度不純物拡散 20 層と第1導電型高濃度不純物拡散層とを、横方向(例え ば図1参照) あるいは縦方向(例えば図5参照) に分離 することにより、これらが接触することによってバンド 間トンネルによりリーク電流が発生することを防げるの である。

【0103】次に、本トランジスタ素子の製造方法につ いて説明する。図17から図28は本発明によるトラン - ジスタ素子製造方法の一実施例を示す模式的断面図又は 上面図である。これら各図において、同等部分は同一符 号により示されている。

【0104】まず、図17に示されているように、シリ コン基板31上に厚さ80 [nm] の埋込み酸化膜32 と厚さ200 [nm]のSOI層33とがあるSOI基 板において、SOI層33上よりこれを通して、ほう素 を180 [keV]で1×1018 [cm<sup>-3</sup>] 注入し、 800度で10分熱処理する。これにより、シリコン基 板31のうち、埋込み酸化膜寄りの部分に下部 p型領域 35を形成する。

【0105】次に、ほう素を10[keV]で1×10 19 [cm-3] 斜め注入する。これにより、SOI層3 40 3の上部と側面とにp+型領域34を設ける。また、ほ う素を80 [keV]で5×1017 [cm<sup>-3</sup>] イオン 注入することにより、SOI層33の内部を低不純物濃 度のp型領域40とする。

【0106】図18に移行し、第1の酸化膜36をCV D (Chemical Vapor Depositio n) 法により100 [nm] 堆積し、SOI層34の中 央部を横断する形状にフォトリソグラフィ及び反応性イ オンエッチング (Reactive Ion Etch る。なお、同図において、(a)は平面図、(b)は (a)のA-A 断面断面図である。

【0107】次に、図19に示されているように、第1 の酸化膜36をマスクにしてRIEによりSOI層33 を190[nm]エッチングする。なお、同図におい て、(a)は平面図、(b)は(a)のA-A 断面図 である。

【0108】次に、第2の酸化膜37をCVD法により 20 [nm] 堆積し、第1の酸化膜36と直角に、かつ SOI層33の周辺部に残ったp+型領域34を覆わな いようにフォトリソグラフィ及びRIEを用いてパター ニングする。

【0109】まず、フォトレジスト44を設けた状態が 図20に示されている。なお、同図のA-A 断面図が 図21(a)、B-B 断面図が図21(b)である。 【0110】そして、エッチング後においては、酸化膜 36の周辺及び段差部に、酸化膜37が図22に示され ているように残る。なお、同図のA—A 「断面図が図2 3 (a)、B-B 断面図が図23 (b)である。

【0111】次に第1の酸化膜37をマスクにRIEに よりSOI層33を20[nm]エッチングする。この エッチングの状態が図24に示されている。なお、同図 のA-A 断面図が図25(a)、B-B 断面図が図 25 (b) である。

【0112】図25(a)において、酸化膜37をRI Eによりエッチングして除去した状態のA-A Í 断面図 が図26に示されている。

【0113】次に、A-A「断面図である図27に示さ れているように、SOI層33上にリン又はひ素を含ん 30 だn+シリコン42を50[nm]エピタキシャル成長 し、これよりリン又はひ素をSOI層33に拡散させ る。これにより、ソース・ドレイン領域43を形成す る。次にCVD法により厚さ150[nm]の酸化膜よ りなる層間絶縁膜38を堆積する。

【0114】最後に、この層間絶縁膜38にコンタクト ホールを開け、ソース・ドレイン領域、p+型領域3 4、下部p型領域41に対して配線39を接続する。た だし、下部p型領域35の配線を接続する部分には、イ オン注入により下部p+型領域41を設ける。なお、こ の状態における上面図が図28である。

【0115】要するに、本製造方法においては、絶縁体 上の半導体層上にエッチングに対するマスクとなる材料 のパターン36を形成し、このパターンをマスクに半導 体層をエッチングにより薄膜化しているのである。そし て、この薄膜化した領域に第1導電型不純物を高濃度に 拡散又はイオン注入することにより第1導電型不純物高 濃度拡散層を設け、そのパターンによるマスク効果によ りエッチングされなかった領域には、第2導電型不純物 高濃度拡散層を設けているのである。 最後に、第1及び ing;以下、RIEと呼ぶ)を用いてパターニングす 50 第2導電型不純物高濃度拡散層に配線を接続し、第2導 電型不純物高濃度拡散層に接続する配線を入力端子とし ているのである。

【0116】ここで、図29は、半導体及び埋込み酸化 膜により構成される部分を抜き出して描いた斜視図であ る。図中のB-B 断面において、チャネル幅方向にS O I 層33と、それに設けられたp+型領域34が、チ ャネル幅WCHよりも突出した半導体層の延長部50を設 けることにより、図30に示されているようなチャネル 端のリーク電流 IL を防ぐことができるのである。

【0117】ここで、図30に示されているチャネル端 10 のリーク電流 IL は、下部ゲートからの電界Eがチャネ ル端に集中するために、この部分のしきい値電圧が低下 することにより、発生するものである。これに対し、図 29に示されているように、半導体層の延長部50の端 にp+型領域34を設けると、p+型領域34では不純 物濃度が高いためにしきい値電圧が高くなる。これによ り、前述したしきい値電圧の低下が抑制され、リーク電 流ILの発生を防ぐことができるのである。

【0118】要するに、不純物低濃度領域を素子領域端 よりも外側に延長し、さらにその外側にその不純物低濃 20 度領域より第2導電型の不純物濃度が高い領域を設けて いるのである。

【0119】図31~38は本トランジスタ素子の他の 製造方法を示す模式的断面図である。

【0120】シリコン基板31上に厚さ100[nm] の埋込み酸化膜32と厚さ10 [nm] のSO I 層33 があるSOI基板において、SOI層33上よりこれを 通して、リンを200 [Kev]で1×1018 [cm -3] 注入し、800度で10分熱処理する。これによ り、シリコン基板31のうち、埋込み酸化膜寄りの部分 30 に下部n型領域51を形成する。次に、第1のCVD酸 化膜52をCVD法により150[nm]堆積し、通常 のフォトリソグラフィ工程と、選択性のRIEによるエ ッチング工程とにより、これを幅200[nm]にパタ ーニングする。これにより、図31に示されている形状 が得られる。このCVD酸化膜52は、後述するスリッ トを作成するためのダミーパターンとなる。

【0121】次に、選択的エピタキシャル成長によりS O I 層33上にリン又はひ素を含んだn+シリコン42 0度10分の熱処理を行い、n+シリコン42によりリ ン又はひ素をSOI層33に拡散させ、ソース・ドレイ ン領域43を形成する。次に、CVD法により厚さ20 O[nm]のSia N4 膜53を200 [nm] 堆積し た後、フォトレジスト38を塗布し、第1のCVD酸化 膜52の上部に幅300「nm]の開口部が形成される ようにパターニングを行う。これにより、図32に示さ れている形状が得られる。

【0122】次に、フォトレジスト38をマスクとし、 開口部のSiaN4膜53をRIEにより除去する。そ 50 部ゲート電極の下方で、埋込み酸化膜32に接する構造

20

して、フォトレジスト38を取除き、フッ酸によるウエ ットエッチングにより、第1のCVD酸化膜52を除去 する。すると、図33に示されている状態を経て、第1 のCVD酸化膜52が置かれていた位置にスリット54 が形成される。この状態が図34に示されている。

【0123】次に、CVD法により酸化膜を100[n m] 堆積し、続いてRIEにより酸化膜を100[n m] エッチバックすることにより、スリット54の側面 に第2のCVD酸化膜55による側壁を形成する。続い てスリット54中のSOI層33の上部に、選択的エピ タキシャル成長によりほう素を含んだp+シリコン56 を100 [ nm] エピタキシャル成長させ、これを上部 ゲート電極とする。 さらに、A1Nを200 [nm] 堆 積し、これをRIEによりエッチバックすることによっ て、スリット54の上部にA1N層57を埋込む。これ により、図35に示されている形状が得られる。

【0124】A1Nに代えてタングステン(W), タン タル (Ta), モリブデン (Mo)等の金属、あるいは タングステンシリサイド等の金属一半導体化合物を用い ても良い。 n+ポリシリコン, p+ポリシリコンを埋込 んでも良い。これらの材料を埋込むためには、CVD 法,スパッタ法,蒸着法等を用いる。

【0125】また、SOI層33のソース・ドレイン領 域43以外の領域に、イオン注入等により、リン、ひ 素、ほう素等のドナー型又はアクセプタ型の不純物を導 入しても良い。なお、ここに示した製造方法において、 p+シリコン56の成長を省略すれば、A1N層57を 上部ゲート電極とする形状、すなわち図36に示されて いる形状が得られる。

【0126】ところで、下部n型領域51を形成するた めのリンのイオン注入 (矢印Y) を、第1のCVD酸化 膜52をパターニングした後に、より高いエネルギ (例 えば、250 [KeV] から1 [MeV]) で行う場合 を考える。この場合、図37に示されているように、第 1のCVD酸化膜52の形状を反映し、第1のCVD酸 化膜52の下部では浅く、他の領域では深く、下部n型 領域51が形成される。この結果、素子構造ができあが ると、図38に示されているように、ソース・ドレイン 領域43の下部でn型領域51がソース・ドレイン領域 を50[nm]エピタキシャル成長させる。次に、80 40 43からより遠く離れる。つまり、下部電極内に設けら れる下部 n型領域51は、絶縁体層がゲート電極に接触 する領域と対向する領域における第1導電型不純物層か らの距離よりも他の領域における第1導電型不純物層か らの距離の方が大である形状になっている。

【0127】これにより、ソース・ドレイン領域43と n型領域51との間の容量(寄生容量)が低減される。 そして、このように寄生容量が低減されると、素子の動 作速度が向上するという効果が得られる。なお、ここで は、下部 n型領域51が、p+シリコン56よりなる上 を示したが、これが埋込み酸化膜32から離れていても 良い。

【0128】以上のように本実施例では、絶縁体上の半 導体層(図32のSOI層33)上に、ダミーパターン 52を形成し、このダミーパターン52をマスクにして イオン注入,拡散を行うか、又は不純物をドープした半 導体層を成長させているのである。

【0129】そして、ダミーパターンのない領域に第1 導電型不純物高濃度拡散層を設け(n+シリコン42, ソース・ドレイン領域43)、続いてこのダミーパター 10 ン52を覆うように絶縁膜(Si3 N4 膜53)を堆積 し、ダミーパターン52上部の絶縁膜に開口部を設け、 この開口部からのエッチングによりダミーパターン52 を除去しているのである。さらに、ダミーパターン52 が除去されることによって形成されたスリット54内 に、高濃度に不純物を含む半導体(p+シリコン56) をエピタキシャル成長させるか、あるいは金属、金属シ リサイド、ボリシリコンをCVD、スパッタ法により埋 込んでいるのである(A1N57)。

【0130】これにより、上記の各実施例において必要 20 とする凸型の形状を持つトランジスタを製造することができる。特にこの方法では、スリット54内に高濃度に不純物を含む半導体(p+シリコン56)をエピタキシャル成長させ、これを上部ゲート電極とするため、エピタキシャル成長中に不純物のドーピング量を制御することにより、上部ゲート電極の縦方向の不純物分布を制御することができるのである。また、スリット54内に金属、金属シリサイド、ポリシリコンをCVD法、スパッタ法で埋込むことにより、ソース・ドレイン領域を形成する半導体以外の材料を上部ゲート電極に用いることが 30 できるのである。

【0131】また本実施例では、半導体基板31(図3 7) に、絶縁体(酸化膜32)を介して存在する半導体 層(SOI層33)上にある幅を持ったダミーパターン 52を形成して凸部を設けるか、続いてその凸部の下部 において不純物イオンが絶縁体(酸化膜32)の下にあ る半導体基板31に到達するようにイオン注入を行って いるのである。これにより、凸型の形状を反映して絶縁 体層 (図38の酸化膜32)下部の半導体基板31にお いては、上部ゲート電極の下部では、それ以外の領域よ 40 りも、高濃度不純物が浅い位置に導入される。このた め、ソース・ドレイン領域43の下部では高濃度不純物 領域(下部n型領域51)が、ソース・ドレイン領域よ りも後退して形成される。よって、ソース・ドレイン領 域と高濃度不純物領域との間の容量(寄生容量)が低減 するのである。そして、寄生容量が低減すると、トラン ジスタ素子をより高速に動作させることができるのであ る、

【0132】さらにまた、通常の電界効果型トランジス 制御されるため、短チャネル効果の抑制を目的とした基 タ素子において、ゲート電極の形成後に、ゲート電極が 50 板不純物の高濃度化と、しきい値の設定とが独立に行え

22

持つ凸型の形状を利用して同様のイオン注入を行うと、 薄いゲート酸化膜を通してイオン注入が行われるため、 薄いゲート酸化膜がイオン注入時に損傷を受け、特性の 劣化をもたらす、これに対して本製造方法は、半導体基 板へのイオン注入時にゲート酸化膜が形成されていない ので、薄いゲート酸化膜の損傷による特性の劣化が起き ない。なお、この製造方法において、半導体よりなる凸 型の形状(図19(b),図26)を形成した後に同様 のイオン注入を行っても良い。

0 【0133】以上のように、本発明のトランジスタ素子はシリコン材料に適用できるため、従来のシリコンLSIの製造装置、製造プロセスを用いて、製造することができるのである。

【0134】また、上部ゲート電極を通常のMOSFE Tにおけるゲート電極とみなして、回路中のMOSFE Tを本発明のトランジスタによりおきかえることによ り、MOSFETにより構成される通常の回路、たとえ ばCMOS回路を、本発明のトランジスタにより構成で きるのである。

20 【0135】さらにまた、低不純物濃度領域を素子領域 端よりも外側に延長し、さらにその外側にその低不純物 濃度領域より第2導電型の不純物濃度が高い領域を設け ることにより、オフ状態において下部ゲートによって素 子領域端が反転され、リーク電流が流れることを防ぐこ とができるのである。

【0136】そして、絶縁体上の半導体層上にエッチングに対するマスクとなる材料のパターンを形成し、このパターンをマスクにして半導体層をエッチングにより薄膜化し、薄膜化した領域に第1導電型不純物を高濃度に拡散又はイオン注入により第1導電型不純物高濃度拡散層を設け、このパターンによるマスク効果によりエッチングされなかった領域には、第2導電型不純物高濃度拡散層に設定を接続し、第2導電型不純物高濃度拡散層に軽続する配線を入力端子とすることにより、凸型の半導体からなる構造を有し、上述した作用を持つトランジスタ素子を製造することができるのである。

[0137]

【発明の効果】以上説明したように本発明は、通常のM OSFETと異なり、ゲート酸化膜を介さずに、上部ゲート電極を直接第2導電型領域に接触させることにより、薄いゲート酸化膜を形成しなくともゲートーチャネル間容量が増加し、ゲートによるチャネルの制御性が増すという効果がある。また、基板不純物濃度を上昇させることにより、通常の電界効果型トランジスタとは逆に、ゲートーチャネル間容量値が増加し、ゲート電極によるチャネル領域の制御性が改善されるという効果がある。さらにまた、しきい値電圧が下部ゲート電極により制御されるため、短チャネル効果の抑制を目的とした基板不純物の高濃度化と、しきい値の設定とが独立に行え

るという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例によるトランジスタ素子 の構成を示す断面図である。

【図2】図1におけるゲート―チャネル間容量及びチャ ネル―基板間CCB容量を示す図である。

【図3】図1のトランジスタ素子の動作を示す断面図で ある。

【図4】図1のトランジスタ素子のp型領域を真性領域 により置き換えた構成を示すずである。

【図5】本発明の第2の実施例によるトランジスタ素子 の構成を示す断面図である。

【図6】本発明の第3の実施例によるトランジスタ素子 の構成を示す断面図である。

【図7】本発明の第4の実施例によるトランジスタ素子 の構成を示す断面図である。

【図8】本発明の第5の実施例によるトランジスタ素子 の構成を示す断面図である。

【図9】本発明の第6の実施例によるトランジスタ素子 の構成を示す断面図である。

【図10】本発明の第7の実施例によるトランジスタ素 子の構成を示す断面図である。

【図11】本発明の第8の実施例によるトランジスタ素 子の構成を示す断面図である。

【図12】図4のトランジスタ素子において、真性領域 の上部にn-型領域を設けた構成を示す断面図である。

【図13】図1のトランジスタ素子において、上部ゲー ト電極を、ソース・ドレイン領域及びp型領域よりもバグ ンドギャップが広い材料により形成したワイドギャップ 上部ゲートによって置き換えたトランジスタ素子の構成 30 を示す断面図である。

【図14】本発明のトランジスタ素子の使用例を示す図 である。

【図15】抵抗負荷の場合における本発明のトランジス 夕素子の使用例を示す図である。

【図16】容量負荷の場合における本発明のトランジス 夕素子の使用例を示す図である。

【図17】本発明の実施例によるトランジスタ素子製造 方法における製造工程の一部を示す断面図である。

【図18】図(a)は本発明の実施例によるトランジス 40 1 下部ゲート タ素子製造方法における製造工程の一部を示す上面図、 図(b)はその断面図である。

【図19】図(a)は本発明の実施例によるトランジス タ素子製造方法における製造工程の一部を示す上面図、 図(b)はそのB一B「断面図である。

【図20】本発明の実施例によるトランジスタ素子製造 方法における製造工程の一部を示す上面図である。

【図21】図(a)は図20のA—A 断面図、図

(b) は図20のB-B 断面図である。

【図22】本発明の実施例によるトランジスタ素子製造 50 11 強誘電体材料

24 方法における製造工程の一部を示す上面図である。

【図23】図(a)は図22のA-A 断面図、図

(b)は図22のB-B 断面図である。

【図24】本発明の実施例によるトランジスタ素子製造 方法における製造工程の一部を示す上面図である。

【図25】図(a)は図24のA-A 断面図、図

(b) は図24のB-B 断面図である。

【図26】本発明の実施例によるトランジスタ素子製造 方法における製造工程の一部を示す断面図である。

【図27】本発明の実施例によるトランジスタ素子製造 方法における製造工程の一部を示す断面図である。

【図28】図27の状態の上面図である。

【図29】リーク電流の防止効果を説明するための図で

【図30】リーク電流の発生原理を説明するための図で ある。

【図31】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図32】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図33】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図34】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図35】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図36】本発明の他の本実施例によるトランジスタ製 造方法における製造工程の一部を示す断面図である。

【図37】 イオン注入をより高いエネルギで行う場合の 製造工程の一部を示す断面図である。

【図38】イオン注入をより高いエネルギで行う場合の 製造工程の一部を示す断面図である。

【図39】従来の部分空乏化型SOIMOSFETの構 造を示す断面図である。

【図40】従来の他のSOIMOSFETの構造を示す 断面図である。

【図41】図39のSOIMOSFETの動作を示す断 面図である。

【符号の説明】

- - 2 埋込み酸化膜
  - 3 SOI層
  - 4 p型領域
  - 5 ソース・ドレイン領域
  - 6 上部ゲート電極
  - 7 反転層
  - 8 真性領域
  - 9 酸化膜
  - 10 金属層

- 12 ショットキー上部ゲート電極
- 13 狭バンドギャップ領域
- 14 n型領域
- 15 浮遊ゲート
- 31 シリコン基板
- 33 SOI層
- 34 p+型領域
- 35 下部p型領域


36,37 酸化膜

- 38 層間絶縁膜
- 39 配線
- 41 下部p+型領域
- 42 n+型シリコン
- 43 ソース・ドレイン領域
- 44 フォトレジスト


【図1】

【図2】


26




【図3】




【図4】





【図5】




【図6】












【図18】









(P)




(b)




【図26】




【図27】




【図21】 【図23】 (a) (a) -32 (b) (b) 【図28】 【図31】 -32 【図39】 42 -102 107




【図30】




【図34】




【図35】



【図36】



【図38】



【図41】

